三星电子在半导体封装行业取得了重大进展，在面板级封装 (PLP) 领域领先于台积电。此前，三星于 2019 年以 7850 亿韩元（约合 5.81 亿美元）从三星电机手中收购了 PLP 业务，这一战略举措为其当前的进步奠定了基础。

今年 3 月的股东大会上，三星电子半导体 (DS) 部门前负责人 Kyung Kye-hyun 详细阐述了 PLP 技术的必要性。他解释说：“AI 半导体芯片（带有电路的矩形部件）的尺寸通常为 600mm x 600mm 或 800mm x 800mm，因此需要 PLP 之类的技术。”他补充道，“三星电子也在开发并与客户合作。”

月初，台积电位于台湾西南部嘉义县太保的 CoWoS 封装厂因发现历史遗迹而被迫停工。这一意外的延迟进一步加剧了台积电专有封装技术“CoWoS”面临的瓶颈问题。

据外媒半导体业界6月24日报道，台积电近期已开始研究PLP相关技术，包括Fan-Out（FO）-PLP，即利用矩形印刷电路板（PCB）代替传统的圆形晶圆。日经亚洲评价称，“台积电的研究尚处于早期阶段，预计量产还需数年时间”，但同时也指出，“尽管台积电此前对使用矩形PCB持怀疑态度，但如今进入研究阶段，标志着‘重要的技术转变’。”

台积电进军 PLP 研究的原因被解读为对其 CoWoS 技术长期存在的瓶颈问题的回应。市场研究公司 IDC 报告称，NVIDIA 需要台积电一半的 CoWoS 产能来完成其 AI 半导体订单，但目前只有约三分之一得到保障。台积电计划在年底前将该工艺的产能提高一倍以上。然而，AMD 和博通等无晶圆厂公司对台积电 CoWoS 产量的竞争使这一目标具有挑战性。

随着CoWoS瓶颈加剧，FO-PLP等PLP技术成为替代方案。台湾《电子时报》援引业内人士报道，“为应对台积电封装供应紧张，NVIDIA计划在服务器AI半导体中采用FO-PLP技术。”台湾市场研究公司TrendForce评估称，“PLP已成为台积电、三星电子和英特尔的新战场。”

目前，三星电子已为需要低功耗内存集成的应用（如移动或可穿戴设备）提供 FO-PLP。另据报道，该公司计划将其 2.5D 封装技术 I-Cube 扩展到包括 PLP。与此同时，英特尔计划在 2026 年至 2030 年之间使用玻璃基板量产下一代先进封装解决方案，开创行业先河。

NVIDIA（英伟达）传出最快2026年导入面板级扇出型封装（FOPLP），法人机构表示，各家封厂早有相关产能，但至目前为止，仅台积电（2330）有明显的营收贡献，加上AI芯片是否导入，仍待观察，因此，此事暂对封测厂受益看法维持中立。

分析师表示，NVIDIA 导入FOPLP，借此缓解CoWoS 先进封装产能吃紧，导致AI芯片供应不足的问题，其中，扇出型FOWLP/FOPLP 封装发展已久，早期扇出型封装FOWLP 市场主要产品集中在封装大小在8*8mm以下产品，而在此领域产品扇出型封装除具有使芯片效能提升及封装厚度较薄型化等的优势外，亦具有成本上的优势。2016年苹果智慧型手机iPhone 7带领扇出型封装技术加速发展，台积电在2016年从三星取得iPhone AP订单后，就为其推出InFO 技术，A10采用台积电的InFo 层叠封装（PoP）制程。

扇出型封装技术具有许多成本及效能优势，比方说在手机应用处理器传统用覆晶堆叠封装技术进行逻辑芯片及记忆体芯片堆叠，若改用扇出型封装技术因其底层逻辑芯片不需载板，整体封装便可节省20%以上厚度，符合薄型化的优点；另外不需载板，也节省成本；而由于扇出型封装直接到印刷电路板上，其散热表现也较载板好等优点。

由于初期晶圆级扇出型（FOWLP）设备投资较昂贵，因此2017~2018后，后段封测厂推出面板级扇出型（FOPLP），包括三星旗下三星电机、Nepes 等都陆续跨入面板级扇出封装。从2017起，除台积电外，各家半导体厂都有投入扇出型封装，但至目前为止，除台积电，其它厂都未有明显的营收贡献，若NVIDIA 导入FOPLP，对各家已有准备的封测厂都是好消息，但AI芯片是否会采用，将是未来业绩受惠程度的关键。