欢迎访问SMT设备行业平台！
封装里的电容到底在干什么
● 顶住瞬态电流。高性能芯片在一个时钟周期里电流可以从几安培跳到几十上百安培，电流变化率 di/dt 极大。稳压模块 (VRM) 离得远、环路带宽有限，根本来不及响应。电容就是放在近处的小水库，先把这口气顶过去，等 VRM 跟上来。
● 压低目标阻抗 (target impedance)。工程上常用的判据是 Z_target ≈ ΔV / ΔI。举个算例：1.0 V 供电、允许 3 % 的纹波、瞬态电流 100 A，目标阻抗就是 0.03 × 1.0 / 100 = 0.3 mΩ，而且要在从直流到几百兆赫兹的整个频段内都满足。
● 抑制同步开关噪声 (SSN) 与地弹 (ground bounce)。大量输出同时翻转时，回流电流在电感上产生压降，电容提供本地回流通路，减小这部分噪声。
● 提供高频回流路径，控制电磁干扰 (EMI)。高频电流如果找不到就近的回流路径，就会绕大环，既抬高阻抗也向外辐射。
为什么非得放在封装里、而不是都放在板上？关键在电感。一颗电容的实际阻抗可以写成 Z = ESR + j(ωL − 1/ωC)：低频段由容值 C 主导，阻抗随频率下降；高频段由回路总电感 L 主导，阻抗随频率上升；两者相等处就是自谐振频率 (SRF)。这里的 L 不只是电容自身的等效串联电感 (ESL)，还包含焊盘、过孔和平面构成的安装回路电感 (loop inductance)。板上的电容离芯片十几毫米，这段回路电感把它的有效频率上限压在几十兆赫兹量级，再往上就只能靠封装里的电容和片上电容 (on-die capacitor) 接力。
于是就有了典型的去耦层级 (decoupling hierarchy)：片上电容管最高频，封装电容管中高频，板级多层陶瓷电容 (MLCC) 管中频，板级大容量电容 (bulk) 和稳压模块 (VRM) 管低频。越靠近芯片的那一级，容量越小，但回路电感越低、能跟上的频率越高。
背贴电容 (LSC) 与正贴电容 (DSC)
● 正贴电容，也叫芯片侧电容 (die-side capacitor, DSC)：贴在封装基板的上表面，也就是芯片所在的那一面，通常围在倒装芯片 (flip chip) 四周，被盖板 (lid) 或塑封包在里面。
● 背贴电容，也叫焊盘侧电容 (land-side capacitor, LSC)：贴在封装基板的下表面，也就是球栅阵列 (BGA) 焊球或平面栅格阵列 (LGA) 焊盘的那一面，位置一般落在芯片投影区 (die shadow) 之内，要占掉一部分焊球位置。一般背贴电容安装在封装底面"正好在芯片下方"。
1.电气上的差别：回路电感
这是选背贴还是正贴的核心。背贴电容 (LSC) 坐在芯片投影区的正下方，电流回路是"电容 → 垂直过孔与电源/地平面 → 芯片凸点"，路径短、回路面积小，回路电感 (loop inductance) 低。英特尔 2003 年的一份专利（US 6657275）甚至把过孔直接放到背贴电容的焊盘底下，并采用交指状 (interdigitated) 焊盘，目的就是继续压缩这个回路。
正贴电容 (DSC) 在芯片旁边，电流要先横着穿过一段基板上层走线才能到达芯片凸点，路径更长。英特尔另一份专利（US 7230317）直接指出，芯片侧电容的电感更高，而且受限于芯片那一面可用的金属面积，能放的数量也有限。
2.机械与工艺上的差别：高度和位置
背贴电容 (LSC) 的最大约束是高度——它必须藏在焊球压塌之后的高度 (collapsed ball height) 以内，否则封装就贴不平。背贴电容的外形尺寸受"基板尺寸和焊球塌陷高度"制约。所以背贴位置只能用超薄件，还要为它疏排焊球，牵连到板级布线和散热。此外，它要跟着整机再过一次板级回流 (SMT)，装散热器或插座时受压也有被压裂的风险——实际操作中就会出现操作和按压损伤附近电容。
正贴电容 (DSC) 不吃焊球位置，高度受的是盖板、热界面材料 (TIM) 或塑封空间的限制，通常比背贴宽松；组装上先贴电容再装芯片，返修也相对容易。代价是它要和芯片、加固环 (stiffener) 抢基板上表面的面积。
对比项 | 正贴电容 (DSC) | 背贴电容 (LSC) |
位置 | 基板上表面，芯片四周 | 基板下表面，芯片投影区内 |
到芯片的路径 | 横向经基板上层走线 | 纵向经过孔与电源/地平面 |
回路电感 (loop inductance) | 相对较高 | 相对较低 |
高度限制 | 受盖板／TIM／塑封空间限制 | 受焊球塌陷高度限制，更苛刻 |
占用资源 | 基板上表面面积 | BGA 焊球位置，需疏排 |
组装风险 | 相对可控 | 经历板级回流，压装易损伤 |
常见件型 | 0402、0201 | 0201、01005、减薄件或硅电容 |
实际设计里两者不是二选一。常见做法是正贴电容 (DSC) 负责容量较大、频段稍低的那一段，背贴电容 (LSC) 负责最靠近芯片、频率最高的那一段瞬态，再配合片上电容 (on-die capacitor) 覆盖更高频。
硅电容 (silicon capacitor) 与陶瓷电容 (MLCC) 的区别
什么情况下会考虑用硅电容
● 要把回路电感压到极限。背贴硅电容方案相比标准 MLCC 方案，等效串联电感 (ESL) 可降低约 6 倍；某个实际案例中，一颗硅电容相对它所替换的那一组 MLCC，ESL 低了约 80 倍。
● 要求容量在电压和温度下稳定。AI 加速器的核心电压已经压到 1 V 附近甚至更低，噪声裕量很薄。这种场合下"容量按直流偏压掉一半"是不能接受的，而这正是硅电容的强项。
● 供电裕量可以直接换成功耗收益。供电电压每降 50 mV，高性能计算芯片的总功耗约可节省 13 %。PDN 阻抗压下去，纹波变小，供电电压就能往下调——这是愿意为硅电容付溢价的根本原因。
● 高可靠、高温场合。老化极低、工作温度可到 150 ℃，相关可靠性模型验证到 225 ℃，适合车规与航天类应用。
产业侧的信号也很明确。市场研究机构给出的数据是：NVIDIA GB200 单板约用 6500 颗 MLCC，下一代 Rubin 预计翻倍到约 12000 颗；同时三星电机拿到了一份约 10 亿美元、覆盖 2027—2028 年交付的硅电容供货合同，硅电容供应商还包括村田、AP Memory、罗姆等。也就是说，MLCC 的总用量在涨，硅电容作为高端补充在快速切入。
反过来，什么时候不必用
● 容量需求大、频率不高的场合。板级去耦和大容量储能，MLCC 与钽电容、聚合物电容的性价比无可替代。
● 电压高于硅电容耐压能力的轨。比如上文表格里提到的示例件额定电压只有 3.8 V、击穿电压 11 V，选型时必须先核对耐压与降额要求。
● 成本敏感、结构上并不紧张的产品。如果常规 MLCC 能放到足够近的位置，就没有必要为硅电容付溢价。
选型时值得记住的四条：一是PDN 仿真必须用直流偏压 (DC bias) 和温度降额之后的有效容值，不要用标称值；二是评价一颗电容看的不是它自己的 ESL，而是"电容＋焊盘＋过孔＋平面"整条回路的电感；三是背贴位置要在封装结构、焊球图和板级禁布一起定的时候就谈好，不要等电气仿真出了结果再回头抢位置；四是硅电容本质上是一件"用位置换性能"的工具——当你需要把稳定的容值塞进一百微米以内的缝隙时它几乎没有替代品，单纯要大容量时它并不划算。
END
转载内容仅代表作者观点
