传统芯片通常从正面送电：电源线和信号线一起穿过多层金属互连，再到达晶体管。先进制程中，线越来越细、布线越来越密，这条路开始显得拥挤。背面供电把电源网络移到晶圆背面，让正面主要负责信号。读完本文，你能说清它解决什么问题，以及晶圆为什么要经历翻面、减薄和背面打孔。

一颗逻辑芯片的正面并不只有晶体管。晶体管上方还有许多层金属线和通孔，它们既传输时钟与数据信号，也承担电源和地的分配。两类线路使用同一片布线空间，电源线占得越多，留给信号绕线的空间就越少。

供电路径还会产生IR Drop（压降）。最简单的理解是 V_drop=I×R，其中V_drop是压降、I是供电电流、R是路径电阻。电流越大、路径电阻越高，到达晶体管的实际电压就越低，也就越难在目标速度下稳定工作。

图1：传统正面供电与背面供电的概念对比，结构仅用于解释供电路径

背面供电网络的英文是 Backside Power Delivery Network，简称BSPDN。它主要把供电电压与地（VDD/VSS）网络移到硅片背面，信号互连仍留在正面。可以把它理解为给电源和信号分出两条路，而不是把所有金属线都搬走。

电源从背面金属层出发，通过细小的垂直连接到达器件附近，路径更直接；正面的部分金属资源因此可以留给信号。结果通常体现为供电压降减小、正面布线拥堵缓解，以及逻辑单元布局获得更多空间。具体收益取决于节点、版图和整合方案，不能把某家工艺的数据直接套到所有芯片上。

代表性的工艺顺序可以记成五步。先在晶圆正面完成器件和必要的正面互连；随后把正面与一片承载晶圆键合，让已经做好的器件得到机械支撑。只有完成支撑，才适合从原晶圆背面去除大量硅。

减薄通常由磨削、化学机械抛光（CMP）和刻蚀逐步完成：磨削负责快速去除，CMP改善平坦度，后续刻蚀用于更精细地控制剩余硅层。晶圆变薄后，再从背面进行对准、光刻和刻蚀，形成细小通孔，并完成绝缘衬层与金属填充。最后制作背面金属网络，电源通路才真正接通。

图2：背面供电五步概念流程；具体落点、材料和层次因整合方案而异

第一是背面对准。通孔必须落到预定的电源接点上，偏移过大就可能带来高接触电阻甚至开路。由于正面图形被硅层遮挡，量测与对准方法也比普通正面光刻更复杂。

第二是减薄后的形貌与应力。晶圆越薄，翘曲、厚度不均和机械损伤越难控制；而器件已经完成，背面工艺还不能破坏正面的晶体管性能。第三是通孔和金属连接的可靠性，空洞、界面污染或接触电阻偏高都会影响供电。

背面供电已经从研究概念走向先进逻辑工艺。Intel 18A把PowerVia与RibbonFET组合；台积电A16则采用背面电轨方案，并把它面向高性能计算应用。两家的具体结构并不相同，但方向一致：晶体管继续缩小后，供电网络本身也必须重新设计。

对工艺人员来说，BSPDN把晶圆键合、超薄化、背面对准、通孔刻蚀与金属化串成了一条新的整合链。它不是单一设备或一道工序，而是器件、互连、量测和设计协同的结果。