随着IC技术的进步和发展，电子封装需要更薄的芯片来减小封装的体积，并允许多芯片堆叠封装在一个封装体中，这对封装工艺提出了新的挑战。面对这一新挑战，业界必须解决的一个关键问题是，如何生产出具有高断裂强度的超薄半导体芯片，以便将其组装成倒装芯片结构。标准的封装，减薄、划切工艺流程如图1所示，如果在这一生产工艺中出现晶圆或芯片破碎，将影响成品率。因此，在半导体生产工艺中，芯片强度是一个非常重要的考虑因素。本文就背面减薄、抛光工艺对芯片强度的影响进行了探讨研究。

测量方法

作为一种测量芯片强度的方法，半导体设备与材料联盟（SEMI）已将三点弯曲的标准规定为G86-0303。如图2所示，在三点弯曲试验中，芯片在两端不固定支撑的情况下，用施力头连续施加垂直荷载，直到芯片破碎。当芯片断裂时，负载为最大负载而被记录。在芯片的上侧，施加压应力，而在下侧产生拉应力。一般来说，脆性材料的压应力比拉应力大。因此，本试验观察了下侧的拉伸应力。最大断裂荷载按单位面积弯曲应力值计算，SEMIG96-1014定义的计算式为：

本文采用悬臂弯曲试验的标准，即常用的三点弯曲试验。

实验结果

减薄磨痕对芯片强度的影响

对于晶圆背面减薄，通常从成本和生产率的角度出发，普遍采用研磨磨削方式。研磨磨削是一种脆性物理去除模式，因此会在磨削后产生如图3(a)所示的被称为磨痕的纹路，由于是物理去除，加工表面上会留有一层损伤层，如图3(b)所示。减薄磨削时，使用粗磨（400#砂轮）与精磨（2000#砂轮）结合的双轴磨削工艺将直径200mm(8英寸)的硅晶圆从725μm减薄到200μm。划切时执行标准的全切割工艺。

由于在晶圆减薄磨削过程中，磨痕仍然存在，而且它们是从中心径向形成，每个芯片都有不同的磨痕角度。因此，通过取3个不同角度上的点做试验来衡量芯片的强度，如图4所示，分别在三个磨痕角度0°（与三点弯曲试验的压头平行）、45°和90°（与压头成直角交叉）下，各测量10个芯片的强度。

如图5所示，芯片强度在0°时明显比较小（当压头与磨痕平行时），在0°位置的芯片最小强度只有在90°位置的芯片最小强度的三分之一，这一结果清楚地表明，在只用砂轮减薄磨削后的芯片强度跟磨痕的角度密切相关。

抛光对芯片强度的影响

其次，研究减薄磨削应力去除后的芯片强度，排除减薄磨痕影响。从图3（b）可以看出，减薄磨削后，表面和亚表面布满了裂纹，大部分裂纹在1～2μm，有一些裂纹深度接近10μm。为了去除减薄磨削后的损伤层，通常采用2种应力消除工艺，分别是CMP（化学机械抛光）和DP（干式抛光）。CMP使用化学液作为研磨剂，DP不使用水或化学液，包括砂浆，所以它不需要研磨液或废水的回收和处理。因此，DP在成本和环境方面都有优势。在该实验中，分别用CMP和DP对2000#减薄磨削后的晶圆进行去应力抛光使之达到镜面效果(磨痕完全消失)，按去除1～2μm和8～10μm两组进行实验，然后同样使用标准的全切割将晶圆划切成晶粒进行强度测量，这样可以获得与磨痕角度关系不大的芯片强度，如图6所示。

从测量数据来看，磨削损伤层消除后的芯片强度，不受测量位置影响，芯片强度均匀性大幅提升。实验表明，晶圆减薄磨削后，对背面磨削面进行去应力抛光1～2μm工艺，就可使芯片强度均匀性得到显著提高，抛光去除8～10μm，能够完全消除亚表面比较深的裂纹，芯片强度均匀性提高的同时，强度也有了明显提高，但是抛光去除速率降低，加工时间比较长，且面型精度上有一定损失。综合考虑，抛光去除8～10μm很难作为量产化工艺选择。

三点强度试验结果表明，在芯片减薄工艺中，如果只是采用砂轮减薄工艺，由于磨痕损伤层的存在，整体芯片强度比较低。采用减薄、去应力抛光一体化的工艺，抛光去除1～2μm晶圆背面减薄的磨痕损伤，显著提高了芯片强度的均匀性，改善了整体强度。特别是对于超薄芯片，极大地降低了芯片的断裂风险，这对提高成品率至关重要，因此，减薄工艺选择粗磨加精磨再加去应力抛光是非常必要的工艺流程。

结论

通过减薄加工结合去应力抛光工艺，使得智能手机、平板电脑等终端使用的存储芯片可以减薄到100μm以下。随着先进封装技术的发展和电子产品的需求，芯片的厚度达到了50μm，未来可能到10μm甚至更薄，因此更高的芯片强度变得更为重要。当然，影响芯片强度的因素还有其他的工艺过程，如晶圆划切，划切背崩对芯片强度的影响，业界也提出一种减小划切背崩的工艺，把传统的划切过程提到减薄工艺之前，进行半切割后减薄的工艺流程，有效地减小背崩。当然在实际生产过程中需要把所有因素综合起来考虑，评估哪种方式能够达到成本效益更高。因此，确定影响芯片强度的因素权重是非常重要的，并依次评估选择成本效益更高的制造工艺。

文章来源：北京中电科电子装备有限公司、北京工业大学