台积电技术研讨会为台积电提供了一个全球性的舞台，展示其先进技术的影响力和作为公司广泛影响力一部分的广泛生态系统。这些活动在世界各地举行，日程安排正在逐渐结束。台积电在其技术研讨会上涵盖了许多主题，包括业界领先的 HPC、智能手机、物联网和汽车平台解决方案、5nm、4nm、3nm、2nm 工艺、超低功耗、射频、嵌入式内存、电源管理、传感器技术和 AI 支持。台积电还讨论了产能扩张和绿色制造成就，以及台积电的开放创新平台生态系统。这些肯定代表了重大成就。

在这篇文章中，我想重点介绍先进封装领域的另一组重大成就。这项工作对半导体行业的未来具有重大影响。让我们来看看台积电先进封装如何克服多芯片设计的复杂性。

先进封装是纯代工模式中一个相对较新的领域。不久前，封装还是芯片设计中一个不那么光鲜的尾工作，需要外包给第三方。设计工作由封装工程师完成，他们将最终设计抛到墙外，以适应标准封装配置之一。如今，封装工程师是设计团队中的明星。这些人从设计之初就参与其中，并将特殊材料和分析工具应用于项目。直到封装工程师签字确认设计确实可以组装，项目才算真正开始。

由于设计流程的这一部分变得如此重要（且困难），因此台积电和其他晶圆代工厂迎接挑战并将其作为所提供的整体服务的一部分也就不足为奇了。所有这些变化的驱动力可以追溯到三个词：指数复杂性增加。多年来，指数复杂性增加是由摩尔定律以越来越大的单片芯片的形式实现的。今天，进入下一个工艺节点需要花费更多的精力和成本，而且当你最终到达那里时，改进并不像以前那么显著。最重要的是，新设计的尺寸太大，无法放在单个芯片上。

这些趋势催生了一个复杂性呈指数级增长的新时代，这个时代依赖于单个封装中多个芯片（或小芯片）的异构集成，这使得先进封装作为关键支持技术受到了极大的关注和重视。台积电在下图中很好地总结了这些趋势。

台积电展示了其支持先进封装和开启异构集成新时代的战略的许多部分。这些是台积电 3DFabric技术产品组合的技术基石：

CoWoS：晶圆上芯片封装是一种 2.5D 晶圆级多芯片封装技术，将多个芯片并排封装在硅中介层上，以实现更好的互连密度和性能。单个芯片通过硅中介层上的微凸块进行粘合，形成晶圆上芯片 (CoW)。

InFO：集成扇出型晶圆级封装是一种晶圆级系统集成技术平台，具有高密度 RDL（再分布层）和 TIV（通过 InFO 通孔）以实现高密度互连和性能。InFO 平台提供针对特定应用优化的各种 2D 和 3D 封装方案。

TSMC-SoIC：是一种服务平台，提供前端 3D 芯片间 (3D IC) 堆叠技术，用于重新集成从片上系统 (SoC) 中分割出来的芯片。由此产生的集成芯片在系统性能方面优于原始 SoC。它还提供了集成其他系统功能的灵活性。该平台与 CoWoS 和 InFO 完全兼容，提供强大的“3Dx3D”系统级解决方案。

下图总结了各部分是如何组合在一起的。

要让所有这些在整个生态系统中发挥作用，需要合作。为此，台积电成立了3DFabric 联盟，以便与 21 个行业合作伙伴开展合作，涵盖内存、基板、测试和 OSAT 合作，以降低 3DIC 设计壁垒、改善 STCO 并加速 3DIC 的采用。该组织还推动整个 3Dfabric 堆栈的工具、流程、IP 和互操作性的 3DIC 开发。下图总结了参与这项工作的组织组。

台积电为支持先进封装付出了很多努力。最后，我将再举一个例子来说明这项工作。3Dblox ™是一种标准的新语言，有助于简化 3D IC 的设计。台积电与 Ansys、Cadence、英特尔、西门子和 Synopsys 等 EDA 合作伙伴共同创建了 3Dblox，以统一设计生态系统以及适用于台积电 3DFabric 技术的合格 EDA 工具和流程。下图显示了这项工作取得的进展。

本文只是谈到了台积电为创造先进封装解决方案而进行的一些伟大工作，这些工作为多芯片异构设计的下一个时代铺平了道路。