熟悉CMOS工艺的工程师都会发现一个经典现象：28nm等成熟先进工艺中，最靠近晶体管的Contact接触孔采用钨(W)填充，而上层金属互连层全部采用铜(Cu)。

众所周知，铜的电阻率远低于钨，导电性能碾压钨。从“降低电阻、提升性能”的常规逻辑来看，Contact理应优先用铜。

但芯片制造选材，从来不只看电阻率，而是电阻率、材料稳定性、工艺可制造性、器件可靠性的综合权衡。

一，先理清核心：Contact与Metal的任务完全不同

虽然Contact和Metal都属于后端BEOL互连结构，但二者的功能、尺寸、工作场景天差地别，选材标准自然不同。

Contact（接触孔）：属于垂直短互连，负责连接晶体管栅极、源漏区与第一层金属M1。特点是：尺寸极小、长度极短、紧邻硅基底，核心诉求是工艺稳定、无空洞、不污染器件、接触可靠。

Metal金属层（M1及以上）：属于水平长互连，负责芯片全域的电源、信号传输，走线长度可达毫米甚至厘米级。核心诉求是低电阻率、低RC延迟、抗电迁移、保障高速电路性能。

简单总结：Contact重“稳定良品率”，Metal重“导电性能”，这是两种材料体系分立的根本前提。

二， 为什么Contact坚决不用铜？三大致命短板

1. 铜的硅扩散性，是器件的“致命杀手”

铜是超优导体，但也是极强的扩散杂质。

若铜直接接触硅基底，后续制程的高温热处理中，Cu原子会快速渗入硅晶格，形成深能级缺陷，直接引发一系列器件失效问题：

• PN结漏电流大幅增加

• 晶体管阈值电压Vth漂移

• 器件漏电、稳定性下降、寿命衰减

• 严重时直接导致芯片功能失效

正因如此，铜互连必须搭配Ta/TaN阻挡层阻隔扩散。但Contact孔径极小、深宽比极高，额外增加阻挡层会大幅挤占通孔有效面积，反而造成接触电阻飙升，得不偿失。

2. 高深宽比通孔，铜电镀极易产生缺陷

28nm工艺下，Contact孔径仅几十纳米，孔深超100nm，深宽比高达3~4:1，属于典型的高深宽比微细结构。

主流铜互连工艺流程：阻挡层→铜种子层→电镀填充→CMP抛光。

这套工艺用于微小通孔时，极易出现：提前封口、内部空洞、接缝缺陷，导致接触电阻不均、良率暴跌、可靠性隐患。

而钨采用WF6化学气相沉积工艺，具备极佳的共形覆盖能力，可自上而下均匀填充高深宽比微孔，几乎实现零空洞填充，完美适配Contact的结构特性。

3. 钨热稳定性、工艺兼容性远超铜

Contact成型后，需要持续经历多层介质沉积、高温退火、CMP、上层金属制备等多道高温工序。

钨熔点高达3422℃，化学性质惰性极强，耐高温、不扩散、不易氧化、形貌稳定。

反观铜，高温环境下极易出现原子扩散、氧化、电迁移预失效，在紧邻晶体管的关键接触层，可靠性风险完全不可接受。

三， 为什么上层金属层必须用铜，不用钨？

既然钨更稳定，为什么Metal层不沿用钨？答案只有一个：电阻率差距过大，直接决定芯片性能上限。

常用金属电阻率对比（单位：μΩ·cm）：

银1.59 ｜ 铜1.68 ｜ 铝2.65 ｜ 钨5.3

钨的电阻率约为铜的3倍。

对于Contact：垂直长度仅百纳米级别，哪怕电阻率偏高，整体电阻增量极小，对芯片RC延迟几乎无影响。

对于Metal层：走线横跨整颗芯片，长度极大。如果全部采用钨互连，会带来致命问题：

• 金属线电阻大幅飙升

• RC延迟急剧恶化，时序不满足

• 高速信号完整性变差

• 芯片主频、功耗、性能全面受限

因此自90nm工艺节点开始，业界全面淘汰铝互连、切换铜低阻互连体系，就是为了解决长距离布线的电阻与延时瓶颈。

四， 总结：28nm互连材料的最优解逻辑

Contact选钨：牺牲部分导电性能，换取零扩散、高填充良率、超高工艺稳定性，守护晶体管器件可靠性。

Metal选铜：依托超低电阻率，解决长距离布线RC延迟问题，最大化释放芯片高速性能。

看似矛盾的材料搭配，实则是半导体工艺性能、良率、可靠性、成本层层权衡后的标准答案，也是先进CMOS工艺经典的「上铜下钨」互连架构。