CoWoS（Chip-on-Wafer-on-Substrate）是台积电开发的2.5D先进封装技术，主要用于将逻辑芯片（如 GPU）与高带宽内存（HBM）通过硅中介层集成在一起，是英伟达、AMD 等高端 AI 芯片的核心封装方案。截至2026年9月，该技术因 AI 算力需求爆发而产能紧缺，国内长电科技、通富微电等企业正加速布局相关产能以承接订单外溢。CoWoS技术流程主要分为两步：Chip on Wafer (CoW) 和 Wafer on Substrate (WoS)。CoW步骤将芯片通过微凸块（μBumps）等技术连接到硅中介层上；WoS步骤将带有芯片的中介层整体通过硅通孔（TSV）和凸块连接到有机基板上。根据中介层材料和结构的不同，台积电将CoWoS封装技术分为CoWoS-S、CoWoS-R、CoWoS-L三种主要类型。根据台积电2026年公布的技术路线图，5.5倍光罩尺寸的CoWoS产品已进入量产，并计划在2029年将CoWoS封装尺寸扩大至14倍光罩尺寸。该技术的核心优势包括：高度集成、高速与高可靠性、高性价比，以及有助于缩小封装尺寸、降低功耗。面临的主要技术挑战包括：制造复杂性高导致成本与良率压力，作为2.5D/3D集成技术，涉及多芯片精确对准和连接，大型硅中介层易受制造缺陷影响。然而，台积电2026年8月表示，其部分基于5.5倍光罩尺寸的CoWoS封装AI产品的生产良率已提升至98%至99%。散热与翘曲控制难题，随着封装尺寸向超大尺寸迭代，芯片、中介层与基板间热膨胀系数(CTE)失配加剧，易引发翘曲、开路、锡球破裂等问题。信号与电源完整性挑战，在高数据速率下，TSV的寄生电容和电感可能劣化信号传输，同时高性能应用易受电源噪声和电压波动影响。集成与测试复杂度高，每个晶圆芯片在安装到中介层前后均需单独测试，硅通孔(TSV)也需要测试，流程复杂。
