随着先进芯片开发的复杂性不断增加，减少晶圆边缘、倒角和背面的缺陷变得至关重要，因为单个缺陷可能在多个工艺和多芯片封装中产生昂贵的后果。但是这变得更加困难，因为混合键合等工艺的广泛应用，需要无缺陷的表面，同时多芯片设计对可靠性的重视日益增加，在这种设计中，潜在的缺陷可能会将多个芯片变成废品。找到缺陷产生原因并确保它不是系统性的、不影响所有晶圆的良率将可能导致数月的延误。

在300mm晶圆边缘生产高良率芯片的挑战有多种因素，包括晶圆均匀性、工艺变差以及多层效应（如薄膜应力）。维持晶圆均匀性尤其具有挑战性。先进设计可能需要多达1,000个工艺步骤，包括图案化、沉积、刻蚀、CMP和电镀等。尽管静电夹具和晶圆边缘环是专门为改善工艺均匀性而设计的，但边缘的条件仍然会有所下降。干法和湿法工艺都有使用，但湿法刻蚀也可能会损坏晶圆边缘——这一点在基于混合键合的3D NAND工艺中尤其值得关注。

边缘缺陷可能是晶圆破裂的主要原因，这会中断生产线，导致非常高的成本。相关成本包括产品损失、清洁工艺室的时间，最关键的是，需要找到破裂的根本原因。晶圆破裂最常发生在激进的工艺步骤中，比如快速热退火（RTA）或CMP。但是，导致破裂的缺陷可以在很多不同的工艺步骤中形成。如果这些缺陷不存在，晶圆在RTA或CMP过程中就不会破裂。

提高晶圆边缘芯片的良率可能带来显著的回报，具体取决于设备类型和生产量。根据不同的工艺，改善边缘良率可能需要过程、产品和良率工程师团队的资源，这可能会很昂贵。但这基本上是一个经济问题，是否值得付出努力来获得最后那一部分良率增益，是否具备成本效益。

晶圆边缘的缺陷包括颗粒、崩边、划痕、薄膜剥离等。在产品开发阶段，必须尽早识别表面缺陷以及硅和外延层中的体积缺陷，如晶格空洞和滑移，以便在大规模生产中及时发现。光学方法通常使用红外散射光度法来检测隐藏的缺陷，如针孔或气泡。X射线衍射成像（XRDI）可以识别Si/SiGe超晶格结构中的外延层位错，这些位错会影响finFET和门控结构中的晶体管特性。利用电子束测量技术和电压对比度，可以帮助识别临界尺寸和叠加变化，这些变化可能会由于薄膜应力和晶圆的弯曲而加剧。

特别是3D NAND堆叠，需要确保内存堆栈在将多个堆栈与逻辑晶圆键合之前的良好程度。人们在制造过程中使用双重图案化和双重刻蚀（光刻-刻蚀，光刻-刻蚀），但最终从一个芯片到另一个芯片的电气错位是光刻的结果——但也与刻蚀图案、薄膜均匀性和CMP均匀性相关。晶圆边缘区域，由于在刻蚀和CMP中的变形或工艺不均匀，可能会有最大的变化。

通过使用设计检查测试结构和带电压对比度的电子束探针，可以通过电气测量这些结构，以识别晶圆上对准（叠加）和临界尺寸线宽的最小变化。在3D NAND制造中还存在其他变异问题，其中数百层薄膜的堆叠也增加了损坏晶圆边缘的机会。特别是非常长时间的湿法刻蚀可能会在晶圆边缘造成残留物、粗糙度和损伤，材料可能会脱落，漂移到其他区域，并产生缺陷，导致半导体器件失效。

在2.5D和3.5D封装应用中，堆叠芯片对CMP步骤提出了严格的要求，这些步骤控制着晶圆边缘的轮廓。在这里，边缘的轮廓必须在不同的晶圆之间保持一致，因为边缘的轮廓对键合质量尤其重要。

起始晶圆

晶圆制造商以及芯片制造商使用无图案晶圆检测工具来确定所谓的裸硅、外延晶圆、SOI（硅上绝缘体）、GaN（氮化镓）硅基和碳化硅（SiC）晶圆的质量。不同的基板类型对缺陷检测的要求不同。例如，在硅晶圆中，用于先进节点的外延晶圆的检测要求比其他晶圆严格得多，且最小缺陷尺寸要求已经进入纳米级范围。无图案晶圆检测通常使用基于光学图像或激光散射测量的方法，这些方法能够有效地捕捉到晶圆正面、背面以及表面缺陷，如颗粒、划痕和凹坑。符合或超过工艺规格的裸晶圆会被运送到晶圆厂，晶圆厂通常使用相同的检测方法进行来料质量检查。

无图案检测还被广泛应用于晶圆厂中，以监测工艺工具，检查生产线中是否存在颗粒或其他污染物（即所谓的假晶圆）。此外，基板制造商使用红外散射光度法或X射线衍射成像等技术，检测晶圆表面下的体积缺陷，如针孔或气泡。

晶圆正面、背面和倒角检查

有图案晶圆检测平台用于检测晶圆正面、背面和倒角（圆角）上的缺陷。裸晶圆和有图案晶圆的倒角检查通常使用明场或暗场照明，配合多个相机来确保晶圆的顶部倒角、顶点和底部倒角没有盲区。

在线光学检测通常用于检测工艺中的异常，并区分良品区域和缺陷区域。一些更常见的检测方法包括金标晶圆比较、晶圆间比较和基于CAD的检测。自动缺陷分类（ADC）通常采用机器学习算法来提高分类的准确性和速度。高级ADC被广泛应用于所有表面，包括背面、正面和倒角——包括刻痕。晶圆刻痕用于精确地定位晶圆在工艺工具中的方向。但晶圆边缘的凹痕进一步揭示了硅晶格的晶体取向（111、100或110取向），这有助于设备工程师优化器件的电学性能。

晶圆背面缺陷

晶圆背面最常见的缺陷之一是热点。在深紫外（DUV）或极紫外（EUV）光刻过程中，背面颗粒已知会改变聚焦深度，从而影响图案化。而背面缺陷还可能导致蚀刻和离子注入过程中的工艺不均匀性。极端情况下，背面颗粒还可能导致晶圆断裂，尤其是在晶圆被平放在静电夹具上时。晶圆倒角处理也可能与颗粒问题有关。晶圆的倒角经过各种处理，甚至可能有颗粒从背面传播到边缘。例如，EBR（倒角去除器）会影响倒角效果，光刻图案化也会因为边缘破损而导致光刻叠加误差和CD误差。

当背面颗粒进入正面设备时——无论是在搬运、加工还是通过正开口统一容器（FOUPs）运输——它们有可能变成致命缺陷。边缘光刻去除过程去除了湿化学处理中形成的光刻胶或显影剂珠。光刻轨道系统中的其他工艺包括在晶圆转移到下一个工艺步骤之前（通常是等离子体或反应离子蚀刻（RIE）腔室）对背面晶圆进行清洗和干燥。

电气性能的变化

在先进封装中，完工芯片的电气性能变化变得尤为重要，尤其是在相同类型的芯片（如HBM4）进行堆叠，异构芯片（如SRAM与处理器）堆叠，或者异构芯片如HBM与处理器进行横向互联时。由于许多晶圆边缘缺陷可能是由工艺腔室中晶圆定位误差引起的，因此每次都确保晶圆准确定位在夹具中心至关重要。精确定位至关重要，任何偏离中心的情况都可能导致后续严重的良率问题。在沉积过程中，使用电容传感器来确保沉积腔中喷头与基座之间的间隙精确一致，每个300mm的工具通常有多个腔室。这个间隙是非常关键的工艺标准，因为沉积厚度和均匀性的重复性和可重复性取决于每个晶圆之间一致的间隙。

晶格缺陷

随着向3D结构的过渡，如FinFET、环绕栅FET（Gate-All-Around FET）和多层超晶格结构，外延层的质量必须得到监控。对于微缺陷，外延生长后的检测非常重要，在外延层生长过程中形成的微缺陷（CVD工艺）可能导致晶格失配、位错和滑移。这些是晶体缺陷，如果外延生长失控，就会形成这些缺陷。

混合键合边缘缺陷

混合键合需要严格的工艺控制——尤其是在键合过程之前，因为任何粘附在待键合晶圆表面的颗粒都可能导致气孔的形成。随着铜焊盘的关键尺寸和间距的缩小，越来越小的颗粒可能导致影响良率。在晶圆到晶圆键合中，这是当前最常见的混合键合方法，需要使用具有更高灵敏度的光学检测工具来检测这些更小的缺陷。在键合后，额外的检测步骤也会被应用，以确保介电层到介电层和铜/铜表面之间的键合无气孔。另一种在先进封装中越来越多使用的光学技术是白光干涉仪（WLI），这是一种光学轮廓仪的子集。WLI无损检测，具有2毫米的宽视场，同时提供足够的横向和纵向分辨率，用于表征晶圆边缘的滚落。

白光干涉仪和原子力显微镜（AFM）在表征CMP过程中各有其作用，其中铜的抛光速度通常快于介电材料，导致一些铜槽的形成。该铜槽必须在晶圆上极为均匀，以确保在退火过程中所有铜连接的形成。

结论

为了最大化晶圆边缘的芯片良率，晶圆厂采用了多种计量和检测方法，并结合机器学习（ML）算法提供更快速的结果。向混合键合的转变对晶圆边缘特性提出了新的要求，必须满足这些要求才能提供高良率的晶圆到晶圆键合。