存储芯片，又称半导体存储器，是以半导体电路作为存储媒介的存储器，用于保存二进制数据的记忆设备，是现代数字系统的重要组成部分。存储芯片具有体积小、存储速度快等特点，广泛应用于内存、U 盘、消费电子、智能终端、固态存储硬盘等领域。
易失性存储器（Volatile Memory）和非易失性存储器（Non-volatile Memory）是两种不同的计算机存储技术，它们在存储数据的方式和特性上存在差异：
易失性存储器（Volatile Memory）
数据存储依赖于电源，当电源断开时，存储在易失性存储器中的数据会丢失；
常见的易失性存储器包括随机存取存储器（RAM），如动态随机存取存储器（DRAM）和静态随机存取存储器（SRAM）；
易失性存储器的访问速度通常比非易失性存储器快，因此它们常用于计算内存，用于临时存储正在处理的数据和程序。
非易失性存储器（Non-volatile Memory）
数据存储不依赖于电源，即使电源断开，存储在非易失性存储器中的数据也不会丢失；
常见的非易失性存储器包括闪存（Flash Memory）、只读存储器（ROM），以及一些新技术如磁性随机存储器（MRAM）、铁电随机存储器（FeRAM）、相变存储器（PCM）等；
非易失性存储器的访问速度通常比易失性存储器慢，但它们适合长期存储数据，如操作系统、应用程序和用户文件，但 MRAM 等新技术，则是具有高速读写、非易失性和高耐久性等优点。
图1 存储芯片分类
DRAM(动态随机存储器)是个人电脑(PC)、工作站和服务器中常见的一种随机存取存储器(RAM)。
工作原理：DRAM 存储数据的方式是通过为每个存储单元分配一个电容器来存储电荷。电荷的存在表示二进制的 1，不存在表示 0。由于电容器会逐渐放电，DRAM 需要定期刷新（recharge）以保持数据的完整性。
刷新机制：为了维持数据，DRAM 需要周期性地刷新。这是通过刷新电路自动完成的，它会在一定时间间隔内重新充电电容器，以保持数据的稳定。
访问速度：DRAM 的访问速度比静态随机存取存储器（SRAM）慢，但成本更低，因此被广泛用于计算机系统的主内存。
成本与容量：DRAM 的成本相对较低，这使得它能够以较高的容量生产，适合作为计算机和其他设备的内存。
应用场景：DRAM 是个人电脑、服务器、工作站和其他许多类型的计算机系统中主要的内存类型。
封装形式：DRAM 通常以内存模块的形式存在，如 DIMM（双列直插式内存模块）或 SODIMM（小型双列直插式内存模块），这些模块可以插入到主板上的相应插槽中。
发展趋势：随着技术的进步，DRAM 的制造工艺不断改进，存储密度和性能持续提升，同时功耗降低。
SRAM(静态随机存取存储器）是随机存取存储器的一种。
工作原理：SRAM 使用触发器（例如双稳态电路）来存储数据，而不是像 DRAM 那样使用电容器。每个触发器可以稳定地保持一位数据（0 或 1），直到下一次写入操作。
速度：SRAM 的访问速度比 DRAM 快得多，因为它不需要周期性的刷新，数据的读取和写入可以直接进行。
成本：其制造成本较高，单位容量 SRAM 通常比 DRAM 更昂贵
功耗：SRAM 在保持数据时不需要额外的能耗，但在写入数据时功耗较高。
应用场景：由于其高速特性，SRAM 通常用于对速度要求极高的场合，如CPU 的高速缓存（L1 和 L2 缓存）。
容量：SRAM 的存储容量通常小于 DRAM，因为它的每个存储单元都比 DRAM 的存储单元占用更多的硅片面积。
易失性：电源断开后，存储在 SRAM中的数据会丢失。
集成度：SRAM 通常集成在微处理器或其他集成电路中，用于提供快速的数据访问能力。
稳定性：SRAM 的稳定性较高，它不像 DRAM 那样容易受到软错误的影响，软错误通常由 α 粒子或其他形式的辐射引起。
设计难度：SRAM 的设计通常比 DRAM 简单，因为它不需要刷新机制。
闪存可根据半导体芯片内的电路排列方式进行分类。垂直排列的闪存称为 NAND 闪存，水平排列的闪存称为 NOR 闪存。NAND 闪存易于增加容量，改写速度快，用于大容量数据存储，常见于固态硬盘（SSD）、智能手机存储等。NOR 闪存读取速度快，用于需要快速随机访问的应用，如嵌入式系统、启动存储器等。
NAND 闪存（NAND Flash Memory）是一种半导体单元串联排列的闪存。由于 NAND 闪存是垂直排列单元（即存储单位）的结构，因此可以在狭小的面积上制作很多单元，从而实现大容量存储。此外，NAND 闪存由于按顺序读取数据，读取速度比 NOR 闪存慢，但因为无需记住每个单元的地址，所以改写速度会快得多。因为 NAND 闪存可以实现小型化和大容量化，它被用作各种移动设备和电子产品的存储设备。
根据每个存储单元存储的数据数量，NAND Flash 可以分为 SLC、MLC、TLC、QLC。SLC（SingleLevel Cell）为每个存储单元存储的数据只有 1 位，即只有 0/1 两种状态，而 MLC（Multi-Level Cell）、TLC（Triple-Level Cell）、QLC（Quad-Level Cell）每个存储单元能存储的数据分别为 2 位、3 位与 4 位，可以有 4 种、8 种与 16 种状态，存储空间迅速增加。
四种类型的 NAND Flash 性能各有不同。SLC 单位容量的成本相对于其他类型 NAND Flash 成本更高，但其数据保留时间更长、读取速度更快；QLC 拥有更大的容量和更低的成本，但由于其可靠性低、寿命短等缺点，仍有待后续发展。目前主流的解决方案为 MLC 与 TLC 。
NOR 闪存（NOR Flash Memory）是在半导体中单元被水平排列的一种闪存。NOR 闪存的存储单元是水平排列的，因此它具有比 NAND 闪存读取速度更快的结构，能够更快地确定数据的位置。此外，它还能为数据提供高安全性。不过，由于必须记住每个单元的位置，电路比较复杂。因此，由于数据存储空间是有限的，很难将其发展为大容量存储。另外，所有数据必须在找到特定入速单元的位置后才写入，因此其写度比 NAND 闪存更慢。
EEPROM 则是一种支持电可擦除和即插即用的非易失性存储器它能够在断电的情况下保留存储的信息数据，且拥有体积小、功耗低、接口简单、可在线改写等优势，被广泛应用在手机、计算机及周边、工业控制、穿戴设备和汽车电子领域。
NOR FLASH 技术
NOR Flash 的技术演进方向主要包括以下几个方面：
向 3D 方向发展：3D 芯片是应对晶体管密度提升与先进制程微缩高成本矛盾的方案。目前 3D NAND Flash 已广泛应用，旺宏等也在做 NOR Flash 的 3D 技术的探索。
提升制程工艺：与 NAND Flash 相比，NOR Flash 对先进节点的要求不高，但龙头厂商仍在努力提升制程。
优化存内计算技术：存内计算技术可实现存储与逻辑单元的融合，NOR Flash 作为存内计算的硬件载体之一，未来可能会在存内计算单元设计和模拟运算实现等方面不断优化，以提升性能并降低功耗，存内计算技术的发展有望首先在物联网终端推理场景得到应用。
拓展应用领域：NOR Flash 凭借其非易失性、高读取速度、可片上执行等特性，在一些特定领域的应用不断拓展。例如在汽车电子中，从车用广播的低端向中控系统搭载的高容量发展； TWS 耳机、AMOLED、5G 等领域的需求也在不断增长；物联网设备中用于存储启动和运行系统等需求； AI PC 的 NOR Flash 容量也有望增加。
存储发展三个阶段
1990 年以前，DRAM 为存储芯片市场上主要的产品，且伴随少量的 EPROM 和 EEPROM；
1990 年至 2000 年，NOR Flash 开始逐步占据一定比例的市场份额；
2000 年以后，NAND Flash 开始爆发式增长，其市场规模直逼 DRAM,而 NOR Flash 的市场规模于 2006 年达到顶峰后开始逐渐下滑，后因 AIoT 等需求又有上升趋势。
HBM 技术
人工智能（AI）训练对内存性能要求持续提高，存储器性能提升陷入瓶颈。自 2022 年 11 月OpenAI 推出 ChatGPT 以来，AI 大规模应用的时代正式拉开序幕。各大科技公司纷纷投入研发，推出大型 AI 模型产品，这些大型模型的训练与部署对 AI 算力芯片的需求激增，同时对于数据存储与传输的要求也显著提高。高速数据处理对带宽的需求已经达到 60GB/s，某些高级应用预计带宽需求达到 400GB/s 到 1TB/s。然而，存储器带宽的扩展跟不上处理能力的增长，导致内存性能极大限制了处理器性能的发挥，尽管图形双倍数据速率（GDDRx）和动态随机存取存储器（DRAM）可提供高带宽，但其接口狭窄且功耗较高，应用受限。
高带宽存储器（High bandwidth Memory，HBM）是新一代 DRAM 内存解决方案。
HBM 通过先进的封装方法（如 TSV 硅通孔技术），将多个 DRAM 垂直堆叠起来，并通过中介层紧凑而快速连接到 GPU 或 CPU 上。通俗来讲，HBM 可以理解为将 DRAM 颗粒从传统的“平房”变成了“楼房”，从而提高了带宽。相较于传统的存储芯片，HBM 突破了内存容量和带宽的瓶颈，可提供高达 1TB/s 的带宽，同时与 GDDRx 相比功耗更低且容量更高，能满足日益庞大的数据集和复杂的计算任务。
表1 GDDR 与 HBM 技术对比
工作原理
HBM 是一种用于 3D 堆叠 SDRAM（同步动态随机存取内存）的计算机内存接口，可用于服务器、高性能计算。HBM 封装结构如图 2 所示，单个 DRAM Die 垂直堆叠以缩短数据传输的距离，Die 之间用 TSV（Through Silicon Via，硅通孔技术）和微凸块相连接。多层 DRAM die 与下层的 Logic Die（逻辑控制单元）相连，逻辑控制单元中包括缓冲电路和测试逻辑，可对堆叠的 DRAM 进行控制。CPU/GPU 和 DRAM 可通过中介层（Interposer）和微凸块（uBump）连通。
TSV 硅通孔是 HBM 实现容量和带宽扩展的核心，通过在整个硅晶圆厚度上打孔，在芯片正面和背面之间形成数千个垂直互连。TSV 技术是目前唯一的垂直电互联技术，是实现 3D 先进封装的关键技术之一，具有多个优势：
高密度集成。通过先进封装，可以大幅度地提高电子元器件集成度，减小封装的几何尺寸和封装重量；
电性能高：大幅度缩短电互连的长度，克服信号延迟问题；
多功能集成：可以把不同的功能芯片(如射频、内存、逻辑、数字和 MEMS 等)集成在一起实现电子元器件的多功能；
成本低：在元器件的总体水平上降低制造成本。
图2 HBM 封装结构图
HBM 的制造工艺包括 TSV、Bumping 和堆叠等工艺，典型制造工艺如图 3 所示。HBM 生产主要是半导体工艺和晶圆级封装，其中半导体工艺与一般 DRAM 制造工艺没有显著不同，但制备具有通孔 TSV 结构需要额外工艺，如通过蚀刻形成通孔，在金属化后端制程前填充铜并进行抛光；晶圆级工艺主要指 Bumping（圆片级凸点）工艺，即在晶圆 Pad 上形成焊料凸点。之后将载体晶圆剥离并粘贴在承载薄膜上，待完成芯片堆叠后通过二次工艺完成封装。
图3 HBM 制造工艺
CoWoS 是一种把晶片堆叠再封装于基板上的先进封装技术，分为 2.5D 封装和 3D 封装。如图4所示 HBM 封装即使用了 CoWoS 2.5D 封装，HBM 和 CPU/GPU 或 ASIC 共同连接在中介层上，通过 CoWoS 2.5D 封装工艺相连，中介层通过铜凸点连接至封装基板上，最后通过锡球与下方 PCB 基板相连。2.5D 与 3D 封装技术在于堆叠方式，如图 4 所示，2.5D 封装指将晶片堆叠于中介层上，以水平堆叠的方式，主要应用于拼接逻辑运算 ASIC 和 HBM；3D 封装则以垂直堆叠晶片的方式，主要面向高效能逻辑晶片、SoC 制造等。目前先进封装已经面临 7nm 以下的技术，CoWoS 主要由台积电进行制造。
图4 CoWoS 封装
来源：国投证券报告
