控制先进封装中的翘曲- SMT行业之家-优秀的源头厂家交易网

控制先进封装中的翘曲

2024年07月01日 16:10 浏览：91 来源：小萍子

本文由半导体产业纵横（ID：ICVIEWS）编译自semiengineering

机械应力随着尺寸的增大和材料的异质性而增加。

翘曲在先进封装中成为一个日益严重的关注点，材料的异质混合可能在组装和封装过程中以及在现场真实负载下导致不均匀的应力点。

翘曲在确定先进封装能否成功组装并满足长期可靠性目标中起着关键作用。新的进步，如具有改进热性能的封装化合物、先进的建模技术以及涉及两个封装步骤的创新架构，正在使对封装翘曲的控制更加严格，同时也为优化一个健壮的多芯片系统提供了更多的灵活性。

翘曲是硅芯片、封装化合物、铜、聚酰亚胺和其他材料之间热膨胀系数（CTE）不匹配的必然结果。它在整个组装过程中发生变化，并可能导致开裂或分层故障。最脆弱的点包括低k核心，这些核心容易受到开裂和短路的影响，或者微凸点的非湿润故障。

“目前非常热门的一个话题是关于封装的翘曲和应力，”

Synopsys产品管理高级总监Kenneth Larsen说。“这不仅仅是在制造过程中，当你改变温度时。那可能导致翘曲。但当你需要将正在构建的设备插入插座时，也可能会遇到翘曲问题。”

即使在组装和封装过程中有效地解决了翘曲问题，设备在现场的重负荷使用下仍可能翘曲。这在异构设计中尤其如此，其中芯片使用不同的材料或工艺开发，并且逻辑集中在非对称封装的特定区域。

由于对越来越高的处理速度和低延迟的需求，尤其是在移动、汽车和高性能计算/AI应用中，向多芯片封装的转变正在迅速加速。工程师越来越多地转向建模和仿真来理解温度依赖的翘曲，这种翘曲可能会因芯片厚度、模具与硅的比例和基板类型而有所不同。有机基板非常吸引人，因为它们价格便宜，并且可以定制到任何大小，但它们比硅基板更加灵活，更容易翘曲。

所有这些考虑都指向了对复杂异构组装和封装的热和结构模型的需求。“先进的建模允许公司在组装过程中模拟不同材料的行为、热动力学和机械应力，”Amkor芯片/FCBGA集成副总裁Mike Kelly说。“通过这种虚拟实验，可以预测和减轻潜在的挑战，确保最终产品满足严格的质量和可靠性标准。”

翘曲是如何发生的

组装过程包括多个加热和冷却步骤，这些步骤会在具有不同热和机械性能的相邻材料之间引起一定程度的变形。在先进封装中，100微米范围内的翘曲并不罕见。

翘曲之所以成为当今的问题之一，是因为芯片尺寸较大，芯片、重分布层（RDL）、基板和各种尺寸的凸点的工艺窗口非常紧密。相邻材料的相对膨胀和收缩取决于材料CTE的差异，这表明了温度每变化一度尺寸的增加（ppm/°C）。

“芯片通常相对较大的芯片，”Promex Industries的首席执行官Dick Otte说。“在iPad中，它是20 x 30毫米，有多达10,000个I/O - 通常是铜柱。仅仅将一个单独的芯片放在基板上可能是一个相当大的挑战，因为间距非常小。所以对于这些封装来说，控制翘曲和平整度是至关重要的。它需要在整个回流焊接过程中保持平整，以在不翘曲的情况下弥合铜柱和电路板上的接触点之间的差距。”

翘曲可以向上发生，边缘弯曲，或者向下，这取决于堆叠材料中材料的相对CTE。例如，硅是2.8；铜是17；FR4 PCB是14到17 ppm/°C。硅中介和有机基板之间的CTE差异最严重。

将封装中的堆叠想象为材料组是有帮助的。“你必须查看材料的CTE以及它们在温度下的反应，所以你在顶部有相对较低的膨胀铜，在底部有焊料，”Otte说。“它们在中间有一个高膨胀的介电质，所以当你加热这个东西时，它以相同的数量膨胀。如果你只是在顶部放所有的铜，当你加热它时，这个东西会向铜侧翘曲。铜是每摄氏度15 ppm。有机物更像是两倍，25到30 ppm/°C。”

其他关键指标是模量，即材料的弹性，以及玻璃化转变温度（Tg），即材料开始流动的温度。这些值也是相关的。例如，当涉及像环氧塑封料（EMC）这样的聚合物的热行为时，模量往往会在其玻璃化转变温度以上急剧下降。这是因为聚合物链在液态下倾向于自由滑动，而在固态下则更硬。

除了焊接回流外，翘曲还倾向于在成型后固化步骤中发生。ASE的Hung-Chun Yang及其同事最近确定，芯片厚度在现有的芯片首次扇出封装工艺中显著影响多个步骤测量的翘曲水平。他们指出，“固化后发生严重的晶圆翘曲，导致后续工艺中的对齐和处理困难。”为了减少封装翘曲，团队用玻璃载体替代了金属载体/薄膜方法。团队还确定，三维有限元方法（FEM）能够捕捉翘曲行为，并与实际测试车辆数据吻合良好。

图1: 改进后的流动（右）中的玻璃载体引起的翘曲比原来的流动小。增加模具厚度也大大减少了翘曲。来源:ASE

芯片首次工艺首先对制造的晶圆进行探测，然后减薄并在锯切前电镀铜柱。最初的工艺使用在成型后移除的金属载体，并用薄膜替换。改进的工艺使用通过成型、固化、模具磨削、RDL和铜柱工艺的玻璃载体，然后解键合。

翘曲在后模固化期间达到最大水平，在固化步骤和玻璃载体解键合后变化最为显著。玻璃载体流动总体上减少了翘曲。此外，ASE工程师确定，通过将晶圆厚度从0.54mm增加到0.7mm，可以额外减少35%的翘曲。

减少翘曲的第二种策略涉及使用具有不同热性能的EMC，特别是当工艺需要两个成型步骤时。Amkor工程师最近通过建模和制造两个高性能测试车辆来评估两个高性能多芯片封装的可靠性性能。其中一个模块大约一个网板大小，包含1个ASIC、2个HBM和2个桥接芯片（33 x 26mm）。第二个模块是3个网板大小，有2个ASIC、8个HBM和10个桥接芯片（54 x 46mm）。Amkor Technology Korea的Heejun Jang及其同事使用Ansys参数设计语言（APDL）版本16.1模拟器进行建模和仿真，并将结果与包含虚拟芯片的测试车辆进行比较。

Amkor的最后芯片S-Connect工艺从载体晶圆开始，在该晶圆上制造桥接芯片的铜柱和铜柱（见图2）。集成被动元件和桥接芯片嵌入在第一个模具中，该模具固化后磨回。在模具上沉积RDL和焊盘，使用微凸点将芯片连接到焊盘上。然后，重新流动焊料并进行下填充。第二个模具围绕朝上的芯片固化并磨回，然后在底部进行C4凸点以进行翻转芯片连接到基板。仿真分析了9种组合的翘曲，这些组合由3种不同EMC组成，具有高、中、低CTE（Tg以下7至12 ppm，Tg以上22至46 ppm）和高至低玻璃化转变温度（145°C至175°C）。

图2: S-Connect封装的工艺流程。来源:Amkor

翘曲作为EMC选择的函数显示所有材料在室温下都遵循相同的微笑模式，在高温（250°C）下遵循哭泣模式。具有较低CTE的EMC引起的翘曲较少。在模具相对于芯片面积占据更多区域的情况下，翘曲水平更加明显。更重要的是，450µm芯片的翘曲水平大约比650µm厚的芯片高出50%。有趣的是，较厚的硅芯片在控制整体模块翘曲方面比EMC材料选择有效3倍，因此芯片厚度是减少翘曲的最大杠杆，如果可能的话。

Amkor对其先进的封装测试车辆进行了耐湿性测试、高度加速应力测试、热循环条件B和高温存储测试。这些测试需要根除早期故障问题，横截面分析可以揭示任何可能导致实际使用中故障的裂纹或潜在缺陷。

虽然上述示例可能构成今天的大多芯片封装，但封装尺寸仍在增长，这意味着需要更多关注翘曲。这将越来越多地推动装配线朝着数字孪生或虚拟表示发展，以实现过程和封装优化。

“通过创建半导体装配线的虚拟表示，可以确定潜在的关注领域并优化控制策略，”Amkor的Kelly说。“虚拟制造在封装组装中使公司能够在创建物理原型之前评估设计变更对制造过程的影响。这不仅加速了产品开发周期，还最小化了昂贵错误的风险。”

早期识别潜在瓶颈进一步缩短周期时间，提高整体效率。

结论

展望未来，由设计师和封装工程师组成的团队将需要更加关注机械和热性能。“新封装设计中的紧密公差要求在堆叠过程中准确分析机械和电气公差，”Amkor的工程和技术营销副总裁Curtis Zwenger说。“需要更高水平的工艺能力，具有常见的指标如CpK。通过这种建模，可以在工艺开发早期识别这些关键交互。反过来，这些分析指导了先进过程控制的投资，以确保保持工艺能力。”