Edge Roll-Off（ERO，边缘滚降） 是半导体制造过程中晶圆边缘厚度或形貌发生变化的一种现象，通常出现在光刻、沉积和刻蚀等工艺中。它表现为晶圆边缘区域材料厚度的逐渐减少或轮廓变化，可能影响后续工艺的均匀性和器件性能。

1. Edge Roll-Off 产生的主要原因

（1）光刻（Lithography）

• 光刻胶（PR, Photoresist）旋涂不均匀：由于表面张力和离心力的作用，光刻胶在晶圆边缘的涂层可能较薄，导致曝光后CD（关键尺寸）偏差。

• 曝光系统的边缘效应：步进曝光（Stepper）或扫描曝光（Scanner）在晶圆边缘可能存在光强衰减，影响光刻图形的分辨率。

（2）薄膜沉积（Deposition，包括CVD、PVD、ALD）

• 气流分布不均匀：PVD（物理气相沉积）或CVD（化学气相沉积）工艺中，沉积材料在晶圆边缘的厚度通常会降低。

• 掩膜效应（Shadowing Effect）：由于设备结构或腔体内壁反射影响，沉积材料在晶圆边缘的覆盖率可能较低。

（3）刻蚀（Etching）

• 边缘刻蚀速率不同：等离子体刻蚀过程中，边缘区域的离子密度可能不同，导致边缘材料去除速率与中心区域不一致。

• 加载效应（Loading Effect）：刻蚀时，局部材料分布影响了等离子体的均匀性，使边缘部分刻蚀不足或过刻蚀。

2. ERO 对芯片制造的影响

• 良率下降（Yield Loss）：

   • 在CP测试（晶圆测试）阶段，边缘Die可能因厚度变化导致性能不稳定，出现高Bin Fail率。

   • 在FT测试（成品测试）中，可能因器件参数漂移导致失效。

• 器件性能偏差：

   • MOSFET的栅氧层厚度在边缘不均匀，影响阈值电压（Vth）。

   • SDADC的模拟信号处理电路受边缘电容变化影响，导致增益误差。

• 封装可靠性问题：

   • 边缘厚度不均匀可能影响后续封装工艺，如焊球（Bumping）和键合（Bonding）。

3. ERO 的优化方法

（1）光刻优化

• 优化旋涂工艺（Spin Coating），调整旋转速率和光刻胶黏度，提高涂层均匀性。

• 使用“Edge Bead Removal（EBR，边缘去胶）”技术，去除边缘过厚或不均匀的光刻胶，减少ERO影响。

• 调整曝光剂量补偿（Edge Dose Compensation, EDC），提高边缘区域光刻分辨率。

（2）沉积优化

• 调整气体流量和腔体设计，改善薄膜沉积的均匀性。

• 采用均匀性更好的沉积技术，如ALD（原子层沉积），减少边缘厚度梯度变化。

• 优化基板温度分布，避免边缘区域热不均匀导致的沉积速率变化。

（3）刻蚀优化

• 优化刻蚀腔体的等离子体均匀性，减少边缘区域刻蚀速率变化。

• 使用边缘补偿掩膜（Edge Compensation Mask），减少边缘区域过刻或欠刻问题。

• 调整刻蚀时间和功率，在保证中心区域刻蚀效果的同时，减少ERO影响。

4. 结合CP & FT数据分析 ERO 对良率的影响

1. 不同晶圆区域（中心 vs. 边缘）的Bin Fail率，看ERO是否导致边缘Die良率较低。

2. 分析关键参数（如Vth、增益误差、偏移误差）在不同Die位置的分布，确认ERO是否影响了器件性能。

3. 结合FT测试数据，检查封装后是否仍然存在边缘Die的高Fail率，以判断ERO的长期影响。